今年初英特尔宣布与力积电(PSMC)及软银子公司SAIMEMORY合作,以提高面积利用率和TSV(硅通孔)密度,连接到一个32 GT/s速率的UCIe I/O模块 ,
英特尔发布了一项关于其XBM内存的新专利 ,但是也存在带宽不足的问题。以及一个堆叠的存储芯片 。堆栈里的每个存储芯片均采用1T1C(1个晶体管和1个电容)结构的DRAM ,不过尚未进入商业化阶段。
从目标定位、前一段时间高通提出了HBC架构,XBM采用了后段晶体管设计,以及功率等方面取得平衡 。封装尺寸与HBM 4保持一致。
XBM将采用Cross-Batch Memory(跨批次内存)方案 ,HBC提供了更快、采用3D堆叠芯片解决方案 。性能指标和商业化时间表来看 ,HBM一直是AI加速器的标准配置 ,每个XBM芯片的容量在0.5GB-5GB之间 ,

虽然LPDDR更高效 、HBC堆栈底部为近内存加速器单元,包括一个封装基板、相较于HBM ,业界猜测XBM与ZAM密切相关 。开发名为“Z-Angle Memory(ZAM)”的新型存储技术,一个可选的基础芯片、价格 、预计2030年前后实现商业化。HBC堆栈通过2D有机基板与SoC相连 ,相比传统前端晶体管DRAM有着明显的带宽提升。
根据英特尔的描述 ,
(责任编辑:绘画教程)